Naukowcy opracowali metodę wykorzystującą duże modele językowe i wielocelowe uczenie ze wzmocnieniem do generowania układów RTL spełniających różne kompromisy między poborem mocy, wydajnością i powierzchnią układu. Podejście pozwala projektantom wybierać spośród zbioru rozwiązań Pareto-optymalnych dopasowanych do konkretnych wymagań produktu.
Projektowanie chipów to jak żonglerka trzema płonącymi pochodniami naraz: moc, wydajność i rozmiar układu rzadko kiedy dają się zoptymalizować jednocześnie. Naukowcy postanowili oddać te pochodnie w ręce LLM-ów, ucząc je za pomocą wielocelowego uczenia ze wzmocnieniem, jak balansować między tymi kompromisami i generować kod RTL dopasowany do konkretnych potrzeb produktu. Efekt? Zbiór rozwiązań Pareto-optymalnych, z którego inżynier może po prostu wybrać ten punkt, który pasuje do jego projektu.
Brzmi jak marzenie projektanta układów scalonych, ale warto zapytać wprost: czy LLM generujący niskopoziomowy kod sprzętowy jest już wystarczająco niezawodny, by zastąpić doświadczonego inżyniera, czy raczej serwuje imponująco wyglądające rozwiązania, które potem trzeba i tak mozolnie weryfikować?
To stres
Co o tym myślisz?
Zaloguj się, aby dołączyć do dyskusji.
Zaloguj się do dzis.ai
Komentuj, zachowaj swoją passę, dołącz do dyskusji.
G Kontynuuj z Google